资讯
8月23日消息，三星电子的晶圆代工PDK开发团队高级副总裁Lee Sun-Jae，在西门子EDA论坛2024首尔站上，详细阐述了BSPDN（背面供电网络）技术所带来的显著效益。这项技术的推介，突显了三星在先进半导体制造工艺上的持续创新，以及对提升芯片性能、降低功耗的不懈追求。
BSPDN技术有望为下一代集成电路设计提供更强大的电力供应解决方案，优化芯片整体效能，满足市场对高速、低能耗芯片日益增长的需求。
Lee Sun-Jae 表示，相较于采用传统 FSPDN 供电方式的 2nm 工艺，采用 BSPDN 的 SF2Z 节点可明显改善电路压降问题。具体到数据上，其可减少约 17% 芯片面积、提升约 15% 能效、增强约 8% 性能。
参考此前报道，三星电子在三星代工论坛 2024 北美场上公布了最新先进制程路线图：初版 2nm 制程 SF2 定于 2025 年量产，改进版 SF2P 落在 2026 年，而 SF2Z 则将于 2027 年量产。
对于 SF2P，Lee Sun-Jae 则称三星电子计划在该节点上实现较 SF2 工艺 12% 的性能提升、25% 的功耗降低、8% 的面积减少。
文明上网，理性发言，共同做网络文明传播者