资讯
7月17日消息，全球领先的半导体制造商SK海力士宣布了一项重要的技术决策，将采用台积电（TSMC）的N5（5纳米）工艺技术来生产下一代高带宽内存（High Bandwidth Memory，简称HBM4）的基础裸片（Base Die）。
新一代 HBM 内存 HBM4 的 JEDEC 标准即将定案。而根据IT之家此前报道，SK 海力士的首批 HBM4 产品（12 层堆叠版）有望于 2025 年下半年推出。
SK 海力士和台积电双方于今年 4 月签署了合作谅解备忘录，宣布将就 HBM 内存的基础裸片加强合作。
而台积电在 2024 年技术研讨会欧洲场上表示，该企业准备了两款 HBM4 内存基础裸片，分别为面向价格敏感性产品的 N12FFC+ 版和面向高性能应用的 N5 版。
其中 N5 版基础裸片面积仅有 N12FFC+ 版的 39%，同功率下逻辑电路频率可达 N12FFC+ 版的 155%，同频率功耗则仅有 35%。
N5 工艺版基础裸片可实现 6~9μm 级别的互联间距，在目前流行的 2.5D 式封装集成外还能支持 HBM4 内存同逻辑处理器的 3D 垂直集成。这一纵向结构可提供更大的内存带宽，将深远改变 HPC&AI 芯片生态。
HBM 内存基础裸片转由逻辑晶圆厂生产也是半导体制造两大领域走向融合的最好证明。韩媒在报道中提到，SK 海力士和三星电子均正为其 HBM 内存团队补充逻辑设计人才。
文明上网，理性发言，共同做网络文明传播者