资讯
近日，半导体巨头台积电对外呈现了其最新研发的4纳米级别制造工艺——N4C，这一工艺的推出标志着台积电在优化成本效益与设计效能方面取得了重大突破，从而对现有的5纳米工艺进行了深层次的强化与升级。
N4C作为台积电在先进制程领域的创新成果，其核心优势在于实现了显著的成本削减。据透露，相较于先前的N4P工艺，N4C在生产成本上实现了最高达8.5%的降幅，这对于寻求更高性价比解决方案的芯片制造商而言无疑是一则振奋人心的消息。
这意味着，在保持技术领先地位的同时，台积电正通过技术创新降低准入门槛，助力客户在激烈的市场竞争中保持竞争优势。
台积电公司近日举办了 2024 北美技术研讨会，翻译该公司业务开发副总裁张凯文内容如下：
我们的 5nm 和 4nm 工艺周期还未结束，从 N5 到 N4，光学微缩密度改进了 4%，而且我们会继续增强晶体管性能。我们现在为 4nm 技术阵容引入 N4C 工艺，让我们的客户能够消除一些掩模并改进标准单元和 SRAM 等原始 IP 设计，以进一步降低总体产品级拥有成本。
N4C 工艺进一步扩充了台积电 N5 / N4 节点系列阵容，建立在 N4P 工艺技术上，通过重新设计标准单元和 SRAM 单元、改变一些设计规则以及减少使用的掩模层数量，成本比 N4P 最多可以降低 8.5%。
文明上网，理性发言，共同做网络文明传播者