资讯
近日消息，据台积电在一场北美技术盛会上透露，公司正致力于推进其CoWoS封装技术的新一代研发，这一技术创新将引领系统级封装（SiP）尺度的革命性飞跃，尺寸预期扩大超过原体积的两倍，达到前所未有的120x120毫米巨型封装规格。
同时，此封装方案的能效设计可支撑高达千瓦级别的功耗需求，彰显了台积电在高端封装解决方案领域的持续领导力与技术突破。
CoWoS 封装技术继任者可以封装逻辑电路、8 个 HBM3 / HBM3E 内存堆栈、I / O 和其他芯粒（Chiplets），最高可以达到 2831 平方毫米，最大基板尺寸为 80×80 毫米。消息称 AMD 的 Instinct MI300X 和 Nvidia 的 B200 都使用这种技术。
台积电计划 2026 年投产下一代 CoWoS_L，硅中介层尺寸可以达到光掩模的 5.5 倍，可以封装逻辑电路、 12 个 HBM3 / HBM3E 内存堆栈、I / O 和其他芯粒（Chiplets），最高可以达到 4719 平方毫米。
台积电还计划在 2027 年继续推进 CoWoS 封装技术，让硅中介层尺寸达到光掩模的 8 倍以上，提供 6864 平方毫米的空间，封装 4 个堆叠式集成系统芯片 (SoIC)，与 12 个 HBM4 内存堆栈和额外的 I / O 芯片。
文明上网，理性发言，共同做网络文明传播者